「半導体・チップ」カテゴリーアーカイブ

AI, 半導体・チップ, 技術メモ

AIの並列計算アーキテクチャの進化（SIMD → SIMT → Tensor → Dataflow）

コメントする

AIや高性能計算（HPC）の分野では、計算性能を高めるために
並列計算アーキテクチャが重要な役割を果たしてきました。

2000年代まではCPUのクロック周波数向上によって性能が向上してきましたが、
消費電力や発熱の問題から単純なクロック向上は難しくなりました。

その結果、現在のコンピューティングでは
並列処理による性能向上が主流になっています。

特にAI計算の世界では、並列処理の方式は次のように進化してきました。 

SIMD → SIMT → Tensor → Dataflow

それぞれの段階で、並列処理の対象や計算モデルが変化しています。

SIMD（Single Instruction Multiple Data）

SIMDはCPUで広く使われている並列計算方式です。

SIMDは1つの命令で複数のデータを同時に処理する仕組みです。

画像処理や信号処理など、
同じ演算を大量のデータに対して行う処理に適しています。

代表例

  • Intel SSE
  • Intel AVX
  • ARM NEON

SIMT（Single Instruction Multiple Thread）

SIMTは主にGPUで採用されている並列計算モデルです。

SIMTでは多数のスレッドが同じ命令を同時に実行します。

ただし重要な点として、
SIMTは内部的にSIMDの仕組みを利用しています。

例えばNVIDIA GPUでは
Warp（32スレッド）
という単位で命令が実行されます。

このWarpはハードウェア内部では
SIMDユニットとして一斉に動作
しています。

つまりSIMTは、
SIMDの考え方を拡張し、大量のスレッドを扱いやすくしたモデル
と言えます。

Tensor（Tensor Core / AIアクセラレータ）

AI計算ではさらに専用化された並列計算方式が使われています。

それがTensor演算です。

Tensor Coreは行列演算を高速化する専用回路です。

AIのニューラルネットワークでは、
膨大な行列計算が行われます。 

C = A × B

Tensor Coreの最大の特徴は
積和演算（FMA）です。 

D = A × B + C

この計算を1クロックで大量に実行できます。

さらに現在のAI計算では
混合精度演算が重要になっています。

  • FP16
  • BF16
  • INT8
  • INT4

精度を適切に調整することで、
消費電力と演算速度を大きく改善できます。

Google TPUとSystolic Array

GoogleのTPUは
Systolic Array（シストリック・アレイ）
という方式でTensor演算を実装しています。

これは行列計算を
データを流しながら処理するパイプライン構造
で実行する方式です。

この構造により、
非常に高い演算密度を実現しています。

TenstorrentとDataflow Architecture

AIチップ分野では
Tenstorrent（テンストレント）
という企業も注目されています。

Tenstorrentは
RISC-VベースのAIプロセッサ
を開発している企業です。

同社のチップでは
Dataflow Architecture
という設計思想が採用されています。

Tenstorrentの最大の特徴は、
Tensixコアと呼ばれる計算ユニットが
Mesh（網目状）に配置されている点です。

この構造では、
データが準備できた順に計算が進む非同期処理
が行われます。

これは従来のCPUやGPUのような
命令駆動型（Instruction-driven）
の計算モデルとは異なり、

データ駆動型（Data-driven）
の計算モデルと呼ばれます。

つまり、
計算の効率だけでなく
データ移動の効率
を最大化するアーキテクチャです。

並列アーキテクチャの比較

項目 SIMD SIMT Tensor Dataflow
主な処理対象 ベクトル スレッド 行列（Matrix） データフロー
計算の次元 1次元 多数の1次元 2次元（行列）〜多次元 多次元
代表例 AVX / NEON NVIDIA GPU Tensor Core / TPU Tenstorrent

まとめ

並列計算アーキテクチャは次のように進化してきました。 

SIMD
（CPUのベクトル並列）

↓

SIMT
（GPUのスレッド並列）

↓

Tensor
（AI専用の行列並列）

↓

Dataflow
（データ駆動型AIプロセッサ）

現在のコンピューティングでは

  • CPU：SIMD
  • GPU：SIMT
  • AIチップ：Tensor
  • 次世代AIチップ：Dataflow

という役割分担が形成されています。

AIモデルが巨大化するにつれて、
演算だけでなくデータ移動の効率
も重要になっています。

そのため、
Tensor演算だけでなく
Dataflow型アーキテクチャ
も次世代AIチップの重要な方向性として注目されています。

参考URL

AI, 半導体・チップ

半導体設計はAIでどこまで高速化できるか（2026年3月現在）

コメントする

半導体設計は、プロセスの微細化が進むほど難しくなっています。
特に2nm世代に近づく現在では、製造技術だけでなく
設計そのものが最大のボトルネック
になりつつあります。

チップ設計には数千〜数万の回路ブロックが関わり、
設計検証には膨大なシミュレーションや解析が必要になります。
結果として設計期間は数年、設計コストも非常に大きくなっています。

こうした背景から、2026年3月現在、半導体業界では
AIによる設計高速化
が大きなテーマになっています。

特に注目されているのが次の3つのアプローチです。

  • Google：AIによるチップ配置最適化
  • NVIDIA：AIによる設計探索
  • Rapidus：Agentic DesignによるAI設計

半導体設計はなぜ時間がかかるのか

半導体設計は次のような工程で進みます。 

Specification
↓
RTL設計
↓
論理合成
↓
配置配線
↓
タイミング解析
↓
Sign-off
↓
Tape-out

特に時間がかかる工程は次の部分です。

  • 配置配線（Place & Route）
  • タイミング解析（Static Timing Analysis）
  • Sign-off検証

これらの工程では、設計パラメータを変更しては解析し直すという
設計ループが何度も繰り返されます。

周波数・電圧・電力のバランス

半導体設計では性能（周波数）だけでなく、
電圧と電力も非常に重要です。

デジタル回路の消費電力はおおよそ次の式で表されます。 

Power ≈ C × V² × f
  • C：回路容量
  • V：電圧
  • f：クロック周波数

この式から分かるように、電圧は消費電力に大きく影響します。

そのため多くのチップでは
DVFS（Dynamic Voltage and Frequency Scaling）
が使われ、状況に応じて

  • クロック周波数
  • 動作電圧

を調整しています。

AI設計では、この周波数・電圧・電力のバランスを
設計初期段階で予測することが重要になります。

PPAとAI設計

半導体設計では次の3つの指標が重要です。

  • P：Performance（性能）
  • P：Power（消費電力）
  • A：Area（チップ面積）

これをまとめてPPAと呼びます。

AIは回路構造を学習することで

  • 最大クロック周波数
  • 消費電力
  • チップ面積

などを設計初期段階で予測できるようになっています。

これにより設計の方向性を早い段階で判断でき、
設計ループを短縮できます。

AI半導体設計の3つの流れ

Google：AI配置最適化

Googleは強化学習を使って
チップの配置（floorplanning）を自動化する研究を行っています。

参考：

Google Research – Chip Design with Deep Reinforcement Learning

NVIDIA：AI設計探索

NVIDIAはEDA分野でAIによる
Design Space Exploration
を研究しています。

参考：

NVIDIA EDA Research

Rapidus：Agentic Design

Rapidusは
Agentic Design
という設計モデルを提案しています。

Rapidusの
RAADS（Rapidus Agentic Design Solution）
では

  • RTL生成
  • PPA予測
  • 設計探索
  • PPACTY最適化

などをAIが行う構想です。

参考：

Rapidus AI design tools announcement

まとめ

半導体設計では

  • 周波数（Performance）
  • 電圧・電力（Power）
  • 面積（Area）

のバランスが重要になります。

AIはこれらを設計初期段階で予測することで、
設計ループを大きく短縮できる可能性があります。

EDAは現在 

EDA
↓
AI-EDA
↓
Agentic Design

という進化の途中にあります。

AIが設計探索を担うことで、
半導体設計の速度はこれからさらに変化していくと考えられます。

半導体・チップ, 技術メモ

IoT設計のセキュリティキー：RISC-V と ARM、そしてデバイスキーの話

コメントする

IoT機器を設計するとき、最初に出てくる話題の一つが「CPUをARMにするか、それともRISC-Vにするか」です。
もちろん重要な選択ですが、実際に製品を作ってみると IoTの安全性を決めるのはCPUよりも“鍵の扱い方”だったりします。

デバイスがネットワークにつながる以上、「その機器は本物か」「クローンではないか」「改ざんされていないか」を判断できなければなりません。
この記事では、ARMとRISC-Vの違いをざっくり整理しつつ、IoTで避けて通れない デバイスキー設計の話をまとめます。

この記事のポイント

  • IoTの安全性はCPUより「デバイスキー設計」で決まる
  • ARMはTrustZoneが強み
  • RISC-Vは自由度とコストが強み
  • IoTセキュリティの核心はRoot of Trust

IoT設計ではCPU選択よりも
「鍵管理」と「デバイス認証」が重要になります。

ARMとRISC-V、何が違うのか

IoT機器でよく使われるCPUアーキテクチャは、ほぼこの2つです。

  • ARM
  • RISC-V

それぞれ方向性が少し違います。ARMは成熟したエコシステムと実績、RISC-Vはオープン性と自由度が魅力です。

ARM

ARMは組み込みの世界では定番です。STM32やNXPなど、多くのMCUがARMベースです。
特徴をざっくり言うと、次のようになります。

  • ライセンス制のISA
  • ツールやSDKが豊富
  • 商用製品の実績が圧倒的に多い

IoT設計で重要になるのが TrustZone です。TrustZoneはCPU内部を「セキュア領域」と「通常領域」に分ける仕組みで、
鍵やセキュア処理を隔離できます。最近のIoT設計では、このTrustZoneを使った PSAセキュリティ設計 がよく使われています。

RISC-V

RISC-VはオープンなISAです。最大の特徴は ライセンス料が不要 という点です。
さらに、命令セットを拡張できる・ベンダー依存が少ない、といったメリットがあります。

最近はGoogleやWestern Digitalなども採用を進めており、IoT向けSoCでもRISC-V採用例が増えてきました。

セキュリティ機能（TrustZone vs PMP）

ARMではTrustZoneが標準的ですが、RISC-Vでは PMP（Physical Memory Protection） が基本になります。
PMPはメモリアクセス制御の仕組みで、read / write / execute の権限を領域ごとに設定できます。

近年はRISC-V側でも、TEE構築のための取り組み（例：Keystone）や、Root of Trustのオープン実装（例：OpenTitan）などが進んでいます。
一方で、どこまでが標準で、どこからがベンダー依存かはSoCごとに差が出やすいので、採用時は仕様確認が重要です。

どちらを選ぶべきか

まとめると、だいたいこんな感じです。

項目 ARM RISC-V
成熟度 高い 成長中
コスト ライセンスあり 無料
エコシステム 非常に豊富 発展中
自由度 低め 高い
ARMとRISC-Vのざっくり比較（IoT視点）

量産製品なら ARMが無難。独自設計やコスト重視なら RISC-Vも魅力的。
そんな位置づけです。

IoTで重要なのは「デバイスキー」

CPUの話をしましたが、実際のIoTセキュリティで重要になるのは デバイスキー です。
これは簡単に言うと 機器ごとに持つ秘密鍵 のことです。

IoT機器はネットワークに接続するため、「この機器は正しいデバイスか」を判断できなければなりません。
そのために使われるのが公開鍵暗号（PKI）の仕組みです。

IoT認証の基本構造（PKI）

基本的な仕組みはシンプルです。
デバイスは 秘密鍵 を持ち、サーバは 公開鍵（またはCA証明書）を持ちます。
デバイスが秘密鍵で署名し、サーバが公開鍵で検証します。

IoTで主流の認証方式：mTLS

現在のIoTシステムでは mTLS（相互TLS） が主流です。
AWS IoTなどでもこの方式が一般的です。流れは次の通りです。

  1. TLS接続を開始
  2. デバイス証明書を提示
  3. サーバ側が証明書を検証
  4. 認証成功後、暗号化通信を継続

デバイスキーはいつ作るのか（プロビジョニング）

ここが実はIoT設計でかなり重要なポイントです。方法は大きく2つあります。

1) デバイス内生成（おすすめ）

デバイスが初回起動時に鍵ペアを生成する方法です。秘密鍵はデバイスの外に出ません。
セキュリティとしては これが一番安全 です。

2) 製造ライン注入（インジェクション）

工場で鍵を書き込む方法です。量産ではよく使われますが、鍵管理のために HSM を置いたり、
製造ラインのアクセス制御や監査ログなど「工場側のセキュリティ」が重要になります。

鍵はどこに保存するのか

秘密鍵は、安全な場所に保存する必要があります。よく使われるのは次のような方法です。

  • Secure Element（鍵管理専用チップ）
  • TPM（産業機器・PC系でよく採用）
  • MCUのOTP / eFuse（一度書き込むと変更できない領域）
  • TEE（TrustZone等の隔離領域）

逆に言うと、普通のFlashにそのまま保存するのは危険です。物理解析やサイドチャネルなど、
“ソフトウェアだけでは守りきれない攻撃”が現実にあります。

最近のIoTセキュリティの流れ（Supply Chain Security）

最近はさらに Supply Chain Security が重要になっています。
製造から運用まで、全体で信頼性を担保する流れが強くなってきました。

たとえば、次のような技術キーワードが登場しています。

  • DICE：TPMがなくてもデバイスIDを組み立てる考え方
  • IEEE 802.1AR：デバイス証明書（DevID）の標準
  • FDO：大量デバイスの自動オンボーディングを支える仕組み
  • SBOM：ソフトウェア構成の透明化（脆弱性対応と運用の前提）

IoT機器は「作って終わり」ではなく、長期間運用されるものが多いので、
このあたりの視点があるかどうかで、後々の運用コストも大きく変わってきます。

最後に：Root of Trustの話

IoT機器の設計では、どうしても「ARMにするかRISC-Vにするか」という話になりがちです。
もちろんそれも大事です。

ただ実際のところ、IoTの信頼性を決めるのはCPUそのものではありません。
本当に効いてくるのは、信頼の起点（Root of Trust）をどう作るか、という設計です。

たとえば、次の要素がセットで回っているかどうか。

  • Secure Boot：改ざんされたファームが動かない仕組み
  • Device Identity：デバイス固有の身分証明
  • Key Protection：秘密鍵が外に出ない保護
  • Provisioning：鍵を安全に発行・登録する流れ
  • Supply Chain Security：製造〜運用までの信頼性

これらがしっかり設計されていれば、ARMでもRISC-Vでも、堅牢なIoTシステムは作れます。
逆に言えば、鍵の扱いを間違えると、どんなCPUでも簡単に破られます。

IoTセキュリティは難しく見えるかもしれませんが、
「信頼の出発点をどこに置くか」という視点で考えると整理しやすくなります。
その出発点こそが Root of Trust です。

半導体・チップ

半導体

コメントする

半導体とは？

半導体（はんどうたい）は、電気を「通しやすくもあり、通しにくくもある」という特別な性質を持つ材料です。電気を通す「金属」と、電気を通さない「絶縁体（ぜつえんたい）」の２つの特性を持つ物質。この性質により、金属のように電気を流しやすくもでき、絶縁体のように電気を流れにくくもできます。半導体の特性は、温度や不純物の添加によって調整できるため、コンピューターやスマートフォン、テレビといった日常の電子機器に欠かせない存在です。このため、半導体は電子機器の心臓部とも言われ、私たちの生活に深く関わっています。

半導体の特徴：電気伝導性の調整

半導体のすごいところは、温度や光（ひかり）によって電気の通りやすさが変わることです。例えば、半導体の温度が上がると、電気が流れやすくなり、温度が低くなると流れにくくなります。光が当たると電気が流れやすくなることもあり、光センサーなどの電子部品に使われることもあります。

また、半導体に「ドーピング」という技術を使うことで、電気の流れをもっと細かく調整できるようになります。ドーピングとは、半導体に少しだけ別の材料（ざいりょう）を加えて、電気を通しやすくしたり通しにくくしたりする技術です。

  • 電子：電気を運ぶ小さな粒子（粒）のこと。ドーピングで電子の数を増やすと、電気が流れやすくなります。
  • ホール：電子が足りない場所で、電気を運ぶのに役立ちます。ドーピングでホールを増やすこともでき、これによって電気の流れをコントロールできるようになります。

P型半導体とN型半導体

ドーピングの方法によって、半導体には「P型」と「N型」という2種類ができます。

  • P型半導体：ホールが多く、電子が少ない半導体です。電気を流すときにホールが動きます。
  • N型半導体：電子が多く、ホールが少ない半導体です。電気を流すときに電子が動きます。

PN接合

このP型半導体とN型半導体をくっつけたものを「PN接合」といいます。PN接合には次のような特徴があり、この特徴がいろいろな電子部品の基本になります。

  1. 一方向にだけ電気を流す：PN接合は、電気を一方向にだけ流す性質があります。例えば、P型からN型に向かっては電気が流れますが、逆にN型からP型には流れません。この性質を利用した部品を「ダイオード」といいます。ダイオードは、電気の流れを整えたり、逆流を防いだりするのに使われます。
  2. 電流の増幅（ぞうふく）ができる：PN接合をさらに工夫して、P型とN型を交互に組み合わせると「トランジスタ」という部品ができます。トランジスタは、弱い信号を強くする働きがあり、ラジオやコンピューターなどの電子機器の中でとても重要な役割を果たします。

半導体の重要性

半導体は、電気の流れをコントロールできるため、コンピューターのような複雑な機械を動かすことができます。PN接合の仕組みやトランジスタの技術を使って、私たちが普段使っているスマートフォンやゲーム機、家電（かでん）など、生活の中のたくさんの電子機器が便利に動いているのです。

要するに、半導体は「電気を流したり止めたり」することができる特別な材料で、私たちの生活を支える重要な技術なのです！

開発, 半導体・チップ, システム用語

RISC Zeroとは？

コメントする

RISC Zeroは、
zk-STARKs（Zero-Knowledge Scalable Transparent Argument of Knowledge）とRISC-Vマイクロアーキテクチャに基づいたゼロ知識の検証可能な汎用コンピューティングプラットフォームです。

ゼロ知識証明とは、ある当事者・証明したい人（Prover・以下：プロバー）が確かめたい人（Verifier・以下：ベリファイア）に、詳細を一切明かすことなく、何かが真実であることを納得させる手法です。RISC Zeroの場合、プロバーは特定のコードを正しく実行したことをベリファイアに示すことができますが、その際、コードの出力だけをベリファイアに公開し、入力や実行中の状態は一切明かしません。
ゼロ知識性があるため、個人情報などのプロバーの特定情報が漏れることはない。

このコードは、zkVMと呼ばれる特別な仮想マシン上で実行されます。
RISC Zero zkVMは小さなRISC-Vコンピュータをエミュレートしており、RISC-V向けのコンパイラツールチェーンが存在する限り、任意のプログラミング言語で書かれたコードを実行できます。現在、Rust、C、およびC++のSDKサポートが存在します。

処理の概要
証明対象となるコードは、実装された言語からメソッドにコンパイルされます。メソッドは、メソッドのコードを実行する特別なエントリーポイントを持つRISC-V ELFファイルとして表現されます。また、メソッドごとにそのイメージID（ELFファイルの特殊な暗号ハッシュ）が計算され、検証に必要となります。
Executable and Linkable Format (ELF) は実行ファイルおよびオブジェクトファイルのためのファイルフォーマットである。コンテナフォーマットの一種。

次に、ホストプログラムが実行され、zkVM内でメソッドを証明します。zkVM内で動作する論理的なRISC-Vマシンをゲストと呼び、zkVMを実行するプロバーをホストと呼びます。メソッドの実行中、ゲストとホストは通信できますが、ホストはゲストの実行を変更することはできません。そうすると、生成される証明が無効になります。実行中に、ゲストコードは計算の公式な出力を表すジャーナルと呼ばれる特別な追記専用ログに書き込むことができます。

メソッドが正しく終了すると、正しい実行の証明としてレシートが生成されます。このレシートは、実行中に書き込まれたジャーナルと、シールと呼ばれる不透明な暗号データの2つの部分で構成されます。

ベリファイアは、このレシートを検証し、ログを調べることができます。ジャーナルやシールが改ざんされていた場合、レシートは検証に失敗します。また、ジャーナルの出力が正しい実行のものでない限り、有効なレシートを生成することは暗号的に不可能です。要するに、レシートは正しい実行のゼロ知識証明として機能します。

プロトコルがゼロ知識であるため、ベリファイアは、ジャーナルに書き込まれたデータやコードの正しい実行から推測されること以外には、ホストとゲストの間でやり取りされる詳細な実行やデータについて何も推測することができません。